(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-47919

(43)公開日 平成5年(1993)2月26日

(51)Int.Cl.5

識別配号

FΙ

技術表示箇所

H 0 1 L 21/76

29/784

L 9169-4M

8225-4M

庁内整理番号

H01L 29/78

301 R

審査請求 未請求 請求項の数1(全 6 頁)

(21)出願番号

特顯平3-205896

(22)出願日

平成3年(1991)8月16日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 大津 孝二

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 松隈 秀盛


(54) 【発明の名称 】 半導体装置の製法


(57)【要約】

【目的】 トレンチ溝にて素子分離されたMOS型FE Tにおけるゲート耐圧の向上を図ると共に、リーク電流 不良の改善を図り、MOS型FETの高信頼性化及び高 歩留り化を達成させる。

【構成】 シリコン基板1上にSi, N、膜2及び多結 晶シリコン層3を形成した後、選択的にSi、N、膜2 及び多結晶シリコン層3並びにその下層のシリコン基板 1の一部を除去して、シリコン基板1にトレンチ溝6を 形成し、その後、トレンチ溝6内にSi〇、膜9を埋め 込んだ後、上層の多結晶シリコン層3を除去する。その 後、全面に選択酸化を行って、トレンチ溝6内のSiO , 膜9を上方に成長させて、累子形成領域7のエッヂ部 分aにまるみを帯びさせた後、上層のSi, N。膜2を 除去する。その後、素子形成領域7上にゲート絶縁膜1 0を形成した後、ゲート電極11を形成する。







本実施例の製造を示す工程図(その2)

【特許請求の範囲】

【請求項1】 トレンチ溝によって素子分離された素子 形成領域上を含んでゲート電極が形成された半導体装置 の製法において、

基体上に少なくとも耐酸化膜を含む積層膜を形成する工 程と、

選択的に上記積層膜及びその下層の上記基体の一部を除 去して上記基体に上記トレンチ溝を形成する工程と、 上記トレンチ溝内に絶縁膜を埋め込む工程と、

導体装置の製法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、トレンチ溝によって素 子分離された素子形成領域上を含んでゲート電極が形成 されたMOS型FETの製法に関する。

[0002]

【従来の技術】一般に、図3で示すように、トレンチ溝 によって素子分離された素子形成領域上を含んでゲート 電極22が形成されたMOS型FETの製法は、この図 20 3におけるA - A線上の断面方向に関してみると、ま ず、図4Aに示すように、例えばP型のシリコン基板2 3中、素子分離領域となる部分を例えばR I E (反応性 イオンエッチング)にて一部エッチング除去してトレン チ溝24を形成する。ことで、トレンチ溝24以外の部 分が素子形成領域21となる。

【0003】次に、図4Bに示すように、全面にSiO 、膜25をBiasECRプラズマCVD法を用いて形 成する。

【0004】次に、図4Cに示すように、全面にSOG やBPSG等の平坦化膜を形成した後、例えばRIEに てエッチバックを行って、SiO,膜25を平坦化す る。この平坦化処理は、シリコン基板23が露出するま で行う。この時点で、トレンチ溝24内にSiO,膜2 5が埋め込まれたかたちとなる。尚、この場合、エッチ パックのばらつきにより、SiO、膜25の上面がシリ コン基板23の表面よりも下方に位置する箇所が存在す

【0005】次に、図5Aに示すように、全面に熱酸化 を行って、露出するシリコン基板23上に熱酸化膜によ るゲート絶縁膜26を形成する。

【0006】次に、図5Bに示すように、全面に多結晶 シリコン層を形成した後、該多結晶シリコン層をバター ニングしてゲート電極27を形成することによりMOS 型FETを得る。このとき、素子形成領域21上を含ん でゲート電極27が形成される。

[0007]

【発明が解決しようとする課題】しかしながら、従来の MOS型FETの製法においては、トレンチ溝24にS i O、膜25を埋め込んだ後、熱酸化を行って、露出す 50 る。

るシリコン基板23上に熱酸化膜によるゲート絶縁膜2 6を形成するようにしているため、素子形成領域21 (シリコン基板23) のエッヂ部分aでゲート絶縁膜2 6が薄くなる。特に、トレンチ溝24に埋め込んだSi O、膜25がエッチバックのばらつきにより、その上面 がシリコン基板23の表面よりも下方に位置する箇所に おいては、ゲート絶縁膜26の薄膜化が著しい。

【0008】しかも、素子形成領域21(シリコン基板 23) のエッヂ部分 a が略直角となっているため、上記 全面に選択酸化を施す工程を有するととを特徴とする半 10 ゲート絶縁膜26の薄膜化と相俟って、上記エッヂ部分 aにおいて電界集中が起こり易く、ゲート耐圧が劣化す るという不都合があった。

> 【0009】また、上記エッヂ部分aは、MOS型FE Tの製造中において、ストレスが集中し易く、該エッヂ 部分aにて結晶欠陥が多く発生するという不都合があっ た。この結晶欠陥は、リーク電流不良を引き起こし、M OS型FETの歩留りを著しく劣化させていた。

【0010】本発明は、このような課題に鑑み成された もので、その目的とするところは、トレンチ溝にて素子 分離されたMOS型FETにおけるゲート耐圧の向上を 図ることができると共に、リーク電流不良の改善を図る ことができる半導体装置の製法を提供することにある。 [0011]

【課題を解決するための手段】本発明は、トレンチ溝6 によって素子分離された素子形成領域7上を含んでゲー ト電極11が形成された半導体装置の製法において、基 体1上に少なくとも耐酸化膜2を含む積層膜を形成した 後、選択的に積層膜及びその下層の基体1の一部を除去 して基体1にトレンチ溝6を形成し、その後、トレンチ 30 溝6内に絶縁膜9を埋め込んだ後、全面に選択酸化を施

[0012]

【作用】上述の本発明の製法によれば、基体 1 上に少な くとも耐酸化膜2を含む積層膜を形成した後、選択的に 積層膜及びその下層の基体1の一部を除去して基体1に トレンチ溝4を形成し、その後、トレンチ溝4内に絶縁 膜9を埋め込んだ後、全面に選択酸化を施すようにした ので、素子形成領域7(基体1)のエッヂ部分aにまる みを帯びさせることができ、ゲート絶縁膜10の形成 後、素子形成領域7(基体1)のエッヂ部分aにおける ゲート絶縁膜10の厚みを充分に確保することができ る。その結果、動作時における上記エッヂ部分aでの電 界集中が低減され、ゲート耐圧が向上する。 【0013】また、素子形成領域7のエッヂ部分aにま るみを帯びさせることができることから、MOS型FE Tの製造中において、上記エッヂ部分aにストレスが集 中しなくなり、該エッヂ部分aでの結晶欠陥は少なくな る。とのととから、リーク電流不良の発生が少なくな り、MOS型FETの歩留りを向上させることができ

[0014]

【実施例】以下、図1及び図2を参照しながら本発明の 実施例を説明する。図1及び図2は、本実施例に係るM OS型FET(Nチャネル、Pチャネルを問わない)の 製法を示す工程図である。この工程図は、図3のMOS 型FETの平面図におけるA-A線上の断面方向に関す る製造工程を示す。以下、順にその工程を説明する。

【0015】まず、図1Aに示すように、例えばP型の シリコン基板1上に厚み数十~数百nm(本例では約5 Onm程度)のSi,N,膜2を例えばCVD法にて形 10 成する。とのSi, N、膜2の形成は、CVD法のほ か、例えば熱窒化法を用いて形成してもよい。また、S i, N. 膜2の代わりにSixOyNz膜でもよい。

【0016】続いて、上記Si, N、膜2上に厚み数十 ~数百 n m (本例では約100 n m程度) の多結晶シリ コン層3を例えばCVD法にて形成する。尚、シリコン 基板 l と S i ,N,膜 2 との間には、厚み数十n m以下 の自然酸化膜や熱酸化膜(以下、総称して酸化膜と記 す) 4があってもよい。その後、多結晶シリコン層3上 に、素子分離領域となる部分に対応した箇所に開口5 a 20 酸化膜4をエッチング除去を兼ねた前処理を行う。その を有するフォトレジストマスク5を形成する。

【0017】次に、図1Bに示すように、フォトレジス トマスク5の開口5aから露出する多結晶シリコン層3 並びにその下層のSi、N、膜2及び酸化膜4をエッチ ング除去する。

【0018】次に、図10に示すように、露出するシリ コン基板1の一部を例えばRIE (反応性イオンエッチ ング)にてエッチング除去してトレンチ溝6を形成す る。ことで、トレンチ溝6以外の部分が素子形成領域7 となる。その後、チャネルストッパ用の不純物をイオン 注入して、トレンチ溝6に沿ったチャネルストッパ領域 8を形成する。

【0019】次に、図2Aに示すように、全面にSiO 、膜(上面を二点鎖線で示す)9をBiasECRプラ ズマCVD法を用いて形成する。その後、エッチングを 主体にしたポリッシングにてSiO,膜9を研磨すると とにより、SiO、膜9を平坦化する。

【0020】との場合、多結晶シリコン層3が研磨スト ッパとして機能し、ポリッシングは、多結晶シリコン層 3が露出した時点で停止する。この時点で、トレンチ溝 6にSiO、膜9が埋め込まれたかたちとなる。尚、と のとき、ポリッシングのばらつきにより、SiO、膜9 の上面がシリコン基板 1 の表面よりも下方に位置する箇 所が存在する。また、多結晶シリコン層3は、SiO, 膜9とのポリッシングの選択比が大きくとれるため、S iO、膜9をシリコン基板1上面と概ね同一平面上に平 坦化処理するためのストッパとして働く。

【0021】 このSiO、膜9を平坦化する方法の他の 例としては、例えば全面にSOGやBPSG等の平坦化 膜を形成した後、例えばRIEにてエッチバックを行っ 50 くなる。このことから、リーク電流不良の発生が少なく

て、SiO、膜9を平坦化するようにしてもよい。

【0022】次に、図1Eに示すように、多結晶シリコ ン層3を例えばCF、ガスのドライエッチングにて除去 する。その後、選択酸化を行って、トレンチ溝6内のS iO、膜9を厚み約100nmほど成長させる。このと き、Si, N、膜2の端面に選択酸化によるバーズビー クが形成され、このバーズビークの成長により索子形成 領域7のエッヂ部分aにまるみが形成される。また、上 記バーズビークの成長に伴って、上方にバーズヘッドが 成長し、少なくとも素子形成領域7のエッヂ部分aにお けるSiO、膜9の膜厚は、後に形成されるゲート絶縁 膜10の厚みよりも大きくなる。

【0023】尚、この選択酸化は、上記素子形成領域7 のエッヂ部分 a の一部酸化 (まるみの形成) のほか、チ ャネルストッパ領域8の結晶改善を目的とした活性化処 理及びトレンチ溝6に埋め込まれたSiO,膜9の緻密 ・安定化を目的としたデンシファイ処理を兼ねる。

【0024】次に、図1Fに示すように、表面のSi, N. 膜2をエッチング除去した後、素子形成領域7上の 後、熱酸化を行って、素子形成領域7上に熱酸化膜によ るゲート絶縁膜10を形成した後、全面に多結晶シリコ ン層を形成し、更に該多結晶シリコン層をパターニング してゲート電極11を形成することにより本例に係るM OS型FETを得る。このとき、素子形成領域7上を含 んでゲート電極11が形成される。

【0025】上述のように、本例によれば、シリコン基 板1上にSi, N、膜2及び多結晶シリコン層3を形成 した後、選択的にSi, N, 膜2及び多結晶シリコン層 3並びにその下層のシリコン基板1の一部を除去して、 シリコン基板1にトレンチ溝6を形成し、その後、トレ ンチ溝6内にSiO、膜9を埋め込んだ後、全面に選択 酸化を施すようにしたので、素子形成領域7(シリコン 基板 1)のエッヂ部分 a にまるみを帯びさせることがで き、しかも選択酸化によるバーズビーク及びバーズへっ ドの影響により、上記エッヂ部分aのSiO、膜9の膜 厚を、その後に形成されるゲート絶縁膜10の厚みより も大きくすることができる。

【0026】従って、ゲート絶縁膜10の形成後、素子 形成領域7(シリコン基板1)のエッヂ部分aにおける ゲート絶縁膜10の厚みを充分に確保することができ、 それにより、動作時における上記エッヂ部分aでの電界 集中を低減することができ、ゲート耐圧の向上を実現さ せることができる。

【0027】また、累子形成領域7のエッヂ部分aにま るみを帯びさせ、更に該エッヂ部分aにおけるSiO, 膜9の膜厚を厚くすることができることから、MOS型 FETの製造中において、上記エッヂ部分aにストレス が集中しなくなり、該エッヂ部分aでの結晶欠陥は少な

なり、MOS型FETの歩留りを向上させることができ る。

[0028]

【発明の効果】本発明に係る半導体装置の製法によれ ば、トレンチ溝にて素子分離されたMOS型FETにお けるゲート耐圧の向上を図ることができると共に、リー ク電流不良の改善を図ることができ、MOS型FETの 高信頼性化及び高歩留り化を達成させることができる。

【図面の簡単な説明】

【図1】本実施例に係るMOS型FETの製法を示す工 10 7 素子形成領域 程図(その1)。

【図2】本実施例に係るMOS型FETの製法を示す工 程図(その2)。

【図3】一般的なMOS型FETの構成を示す平面図

【図4】従来例に係るMOS型FETの製法を示す工程 図(その1)。


*【図5】従来例に係るMOS型FETの製法を示す工程 図(その2)。

6


【符号の説明】


- 1 シリコン基板
- 2 Si, N. 膜
- 3 多結晶シリコン層
- 4 酸化膜
- 5 フォトレジストマスク
- 6 トレンチ溝
- - 8 チャネルストッパ領域
 - 9 SiO,膜
 - 10 ゲート絶縁膜
 - 11 ゲート電極
 - a エッヂ部分


[図1]




【図2】









本実施例の製法を示す工程図(その2)




MOS型FETを示す平面図




【図4】






従来例の製法を示す工程図(その))







従来例の製法を示す工程図(その2)

【手続補正書】

【提出日】平成3年11月14日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

[0012]

【作用】上述の本発明の製法によれば、基体1上に少なくとも耐酸化膜2を含む積層膜を形成した後、選択的に積層膜及びその下層の基体1の一部を除去して基体1にトレンチ溝6を形成し、その後、トレンチ溝6内に絶縁膜9を埋め込んだ後、全面に選択酸化を施すようにしたので、素子形成領域7(基体1)のエッヂ部分aにまるみを帯びさせることができ、ゲート絶縁膜10の形成後、素子形成領域7(基体1)のエッヂ部分aにおけるゲート絶縁膜10の厚みを充分に確保することができる。その結果、動作時における上記エッヂ部分aでの電界集中が低減され、ゲート耐圧が向上する。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0022

【補正方法】変更

【補正内容】

【0022】次に、図2Bに示すように、多結晶シリコ

ン層3を例えばCF,ガスのドライエッチングにて除去する。その後、選択酸化を行って、トレンチ溝6内のSiO,膜9を厚み約100nmほど成長させる。とのとき、Si,N、膜2の端面に選択酸化によるバーズビークが形成され、このバーズビークの成長により素子形成領域7のエッヂ部分aにまるみが形成される。また、上記バーズビークの成長に伴って、上方にバーズへッドが成長し、少なくとも素子形成領域7のエッヂ部分aにおけるSiO,膜9の膜厚は、後に形成されるゲート絶縁膜10の厚みよりも大きくなる。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】変更

【補正内容】

【0024】次に、図2Cに示すように、表面のSi, N, 膜2をエッチング除去した後、素子形成領域7上の酸化膜4をエッチング除去を兼ねた前処理を行う。その後、熱酸化を行って、素子形成領域7上に熱酸化膜によるゲート絶縁膜10を形成した後、全面に多結晶シリコン層を形成し、更に該多結晶シリコン層をバターニングしてゲート電極11を形成することにより本例に係るMOS型FETを得る。このとき、素子形成領域7上を含んでゲート電極11が形成される。